計(jì)算機(jī)設(shè)計(jì)綜合技能試驗(yàn)箱，計(jì)算機(jī)設(shè)計(jì)實(shí)驗(yàn)箱
時(shí)間：2025-08-17 06:01:01 點(diǎn)擊次數(shù)：
中人教儀廠 計(jì)算機(jī)數(shù)值數(shù)值設(shè)計(jì)綜合技能試驗(yàn)箱是一種用來(lái)計(jì)算機(jī)數(shù)值數(shù)值設(shè)計(jì)和綜合技能培訓(xùn)的實(shí)驗(yàn)設(shè)備。這種試驗(yàn)箱包括了計(jì)算機(jī)數(shù)值數(shù)值硬件和系統(tǒng)的多個(gè)方面，使用戶能夠在控制臺(tái)上實(shí)行實(shí)際的實(shí)操和實(shí)驗(yàn)，從而提升計(jì)算機(jī)數(shù)值數(shù)值設(shè)計(jì)和維護(hù)的技能。
1. 計(jì)算機(jī)數(shù)值數(shù)值硬件平臺(tái)：含有概括處置整理器、內(nèi)部存儲(chǔ)、硬盤、顯卡、網(wǎng)卡等核心結(jié)合套件，用來(lái)組建和測(cè)量試驗(yàn)計(jì)算機(jī)數(shù)值數(shù)值系統(tǒng)。
2. 電源系統(tǒng)：提供平穩(wěn)的電源供應(yīng)，有時(shí)還含有電源監(jiān)控和保護(hù)功能。
3. 寫入/輸出連接口：如USB、串行口、并口、以太網(wǎng)連接口等，用來(lái)連接外部設(shè)備和互聯(lián)網(wǎng)。
4. 顯露器和鍵盤：用來(lái)實(shí)操和監(jiān)控計(jì)算機(jī)數(shù)值數(shù)值系統(tǒng)的運(yùn)行狀態(tài)。
5. 實(shí)驗(yàn)指導(dǎo)書和系統(tǒng)：可能含有概括實(shí)驗(yàn)手冊(cè)、教學(xué)系統(tǒng)、虛擬實(shí)驗(yàn)室等資源，方便用戶學(xué)習(xí)掌控把握和實(shí)踐。
計(jì)算機(jī)數(shù)值數(shù)值設(shè)計(jì)綜合技能試驗(yàn)箱在計(jì)算機(jī)數(shù)值數(shù)值科學(xué)和技術(shù)、電子信息工程等相關(guān)專業(yè)的教學(xué)和培訓(xùn)中非常有用。經(jīng)過使用這種設(shè)備，學(xué)生可以在實(shí)踐中學(xué)習(xí)掌控把握計(jì)算機(jī)數(shù)值數(shù)值硬件和系統(tǒng)的設(shè)計(jì)、搭建、維護(hù)等技能，為將來(lái)的作業(yè)提供寶貴的實(shí)踐經(jīng)驗(yàn)。
計(jì)算機(jī)數(shù)值數(shù)值設(shè)計(jì)綜合技能試驗(yàn)箱
一、實(shí)驗(yàn)平臺(tái)架構(gòu)與特別點(diǎn)
1、完全基于FPGA/CPLD的模型塊架構(gòu)，構(gòu)造支持USB的GPIF高速傳送，構(gòu)成如下：
1）USB設(shè)備研發(fā)與連接口模型塊：含有USB核心器件CY7C68013(含8051內(nèi)核)、串行EEPROM 24LC01B 、SRAM HY62WT081E、EPM3064ATC100、數(shù)值總線開關(guān) SN74CB3Q3245、鎖存器 74VHC373、方口USB連接口。
2）平臺(tái)連接口控制用CPLD模型塊：含有EPM3512AQC208主芯片、備頻器DS1080L、JTAG下載連接口等。
3）CPU或IP Core用FPGA模型塊：含有核心器件EP1C12Q240C8、配備芯片EPCS4、JTAG下載連接口等。
4）主存模型塊4MB SRAM，由8片512K SRAM 62V8400A 構(gòu)成，1MB Flash放BIOS或TOS，由AM29LA800BT構(gòu)成。
5）外圍連接口研發(fā)用CPLD模型塊：含EPM1270T144C4和JTAG下載連接口等。
6）CPU-BUS擴(kuò)張模型塊：含USB雙向差分器MAX3346E、SRAM HY62WT081E
7）以太網(wǎng)連接口模型塊：含6PT8515、差分驅(qū)動(dòng)器DS90LV011AH和差分接收器DS90LV012AH。
8）串行通信連接口：含MAX232電平變換器和RS232-9連接口。
9）GPIF連接口：含SRAM HY62WT081E和IDC-40連接口。
10）自設(shè)計(jì)CPU外部連接口：含TFT-LCD顯露連接口、IDE硬盤連接口、LAN連接口等。
2、構(gòu)造靈活，方便擴(kuò)充，適宜各種不一樣構(gòu)造CPU和目標(biāo)設(shè)計(jì)
1）完全基于FPGA/CPLD的本身使其構(gòu)造靈活
2）用作CPU/IP Core的FPGA（30萬(wàn)門）和外圍連接口的CPLD使用背板轉(zhuǎn)插，便利更換和維護(hù)。
3）作CPU的FPGA設(shè)計(jì)了相當(dāng)?shù)膫浞菪盘?hào)并留有較多引腳連接。提供頂層調(diào)用目標(biāo)的詳盡描述模板和引腳配備文件。
4）連接口控制用CPLD（萬(wàn)門）模型塊邏輯描述開放，增改便利、說(shuō)明詳盡。
3、控制簡(jiǎn)便，實(shí)操便利，智能化的控制和檢驗(yàn)測(cè)試功能
1）帶有上位主機(jī)的本系統(tǒng)調(diào)節(jié)測(cè)試debug（WIN2K/XP）系統(tǒng)，對(duì)CPU及其構(gòu)成的實(shí)驗(yàn)計(jì)算機(jī)數(shù)值數(shù)值，設(shè)定有啟、停，程序載入與校驗(yàn)。
2）在單步、單指、斷點(diǎn)運(yùn)行時(shí)，在CPU的跟蹤回收邏輯協(xié)作下，debug將自動(dòng)跟蹤回收顯露CPU內(nèi)部寄存器、總線、狀態(tài)等信息，可及時(shí)發(fā)現(xiàn)錯(cuò)誤。用戶可在CPU的跟蹤回收邏輯里，自己選用所要看的信息。
3）目標(biāo)CPU可透明使用PC機(jī)的各種外部設(shè)備，在連續(xù)運(yùn)行時(shí)可經(jīng)過雙機(jī)（主機(jī)與目標(biāo)CPU）通訊（中斷IO方法），寫入實(shí)驗(yàn)計(jì)算機(jī)數(shù)值數(shù)值所需要的數(shù)值，顯露運(yùn)行數(shù)值、成果與狀態(tài)。
4） 對(duì)數(shù)字邏輯或其它系統(tǒng)實(shí)驗(yàn)（含有概括計(jì)算機(jī)數(shù)值數(shù)值構(gòu)成原理與體系構(gòu)造部位件實(shí)驗(yàn)）時(shí)，用debug的讀寫存貯菜單，可對(duì)CPU/IP Core的FPGA的專用空間所設(shè)計(jì)的寄存器實(shí)行其寫入數(shù)值和功能數(shù)值設(shè)定以及讀出目標(biāo)輸出信息。
4、遠(yuǎn)程設(shè)計(jì)
1） 實(shí)操者可以經(jīng)過互聯(lián)網(wǎng)的XP遠(yuǎn)程桌面實(shí)行設(shè)計(jì)實(shí)驗(yàn)，實(shí)操類同，效果一致。
二、實(shí)驗(yàn)課程項(xiàng)目
A、《計(jì)算機(jī)數(shù)值數(shù)值構(gòu)成原理》與《CPU設(shè)計(jì)與測(cè)量試驗(yàn)》
① CPU各部位件設(shè)計(jì)實(shí)驗(yàn)
1、譯碼器
2、簡(jiǎn)便指令部位件（硬布線控制）
3、16位運(yùn)算器
4、存貯器（用FPGA內(nèi)SRAM）
5、FIFO先進(jìn)先出存儲(chǔ)器
6、8位累加器、雙端口8×4累加器
7、16位電位型移位邏輯
8、8級(jí)嵌套堆棧
9、程序計(jì)數(shù)器
10、時(shí)序邏輯
11、3態(tài)總線等
② CPU設(shè)計(jì)實(shí)驗(yàn)
1、自定義8位指令系統(tǒng)CPU，指令形式：RISC、CISC、MISC；
2、16位指令8086/86兼容CPU，16-40條或全指令集；
3、MIPS的12-16條、32位簡(jiǎn)化兼容CPU。
③ 創(chuàng)新CPU設(shè)計(jì)(配套提供教師講課內(nèi)容、實(shí)驗(yàn)文件PPT、學(xué)生作業(yè)內(nèi)容和要求、設(shè)計(jì)參考等整套文檔）
1、LC-3 構(gòu)造CPU設(shè)計(jì)流程實(shí)驗(yàn)。
2、LC-3 構(gòu)造并行流水設(shè)計(jì)實(shí)驗(yàn)。
B、《數(shù)字邏輯》
計(jì)數(shù)器、數(shù)碼管譯碼電子回路、全加器、分頻與系列波、4位數(shù)值漢明校驗(yàn)、簡(jiǎn)化串行通訊等。
C、《計(jì)算機(jī)數(shù)值數(shù)值體系構(gòu)造》
① 多CPU、共享存貯器、雙機(jī)（M、S）通訊、浮點(diǎn)運(yùn)算器等設(shè)計(jì)檢驗(yàn)，外加CPU總線擴(kuò)張板可做橋路、總線變換、存貯管理和控制部位件、外設(shè)總體構(gòu)造等實(shí)驗(yàn)。
② 外圍設(shè)備連接口邏輯設(shè)計(jì)實(shí)驗(yàn)含有概括IDE、TFT-LCD、LAN、USB、RS232、LPT等。
③ 系統(tǒng)BIOS和TOS實(shí)驗(yàn)。
D、《硬件描述語(yǔ)言》與《高密度可編程器件應(yīng)用》
VHDL、Verilog、AHD等語(yǔ)言編程設(shè)計(jì)、擬真與下載檢驗(yàn)實(shí)驗(yàn)。
E、作為科研研發(fā)硬件邏輯或IP Core設(shè)計(jì)或USB設(shè)備研發(fā)的予檢驗(yàn)和培訓(xùn)系統(tǒng)
全部實(shí)驗(yàn)?zāi)繕?biāo)的設(shè)計(jì)均使用硬件描述語(yǔ)言Verilog HDL和在系統(tǒng)可編程器件FPGA/CPLD完成。實(shí)驗(yàn)中學(xué)生不需要接任何線，專心于設(shè)計(jì)與檢驗(yàn)調(diào)節(jié)測(cè)試。
實(shí)驗(yàn)過程：目標(biāo)的Verilog HDL邏輯描述 → 編譯經(jīng)過 → 邏輯模仿擬真（手工、模板）檢驗(yàn) → 在實(shí)驗(yàn)平臺(tái)測(cè)量試驗(yàn)下載目標(biāo)邏輯和測(cè)量試驗(yàn)程序數(shù)值測(cè)量試驗(yàn)檢驗(yàn)。
對(duì)FPGAD/CPLD編程下載提供頂層調(diào)用目標(biāo)的詳盡描述模板和引腳配備文件，為用戶或設(shè)計(jì)者提供極大的便利。
如果是CPU設(shè)計(jì)、體系構(gòu)造實(shí)驗(yàn)，其提升型還含有概括C語(yǔ)言編寫的指令擬真機(jī)、匯編器或高級(jí)編譯器設(shè)計(jì)，監(jiān)控程序、BIOS、Tos實(shí)操系統(tǒng)設(shè)計(jì)（可與其它相關(guān)課程的實(shí)驗(yàn)協(xié)作實(shí)行）。
FPGA設(shè)計(jì)與編程使用Altera的MAX+PlusII10.2、QuartusII4.1-7.2系統(tǒng)。
常見問題：
1、如果我要購(gòu)買計(jì)算機(jī)設(shè)計(jì)綜合技能試驗(yàn)箱，計(jì)算機(jī)設(shè)計(jì)實(shí)驗(yàn)箱，是否有安裝、培訓(xùn)服務(wù)呢？
答：我們的設(shè)備如果沒有特別注明“不含安裝”“裸機(jī)價(jià)”“出廠”等字樣的，都是提供安裝、培訓(xùn)服務(wù)的。
2、你們的計(jì)算機(jī)設(shè)計(jì)綜合技能試驗(yàn)箱，計(jì)算機(jī)設(shè)計(jì)實(shí)驗(yàn)箱是否能開增值稅專用發(fā)票？
答：可以的，我們是正規(guī)企業(yè)，并且已經(jīng)升級(jí)到一般納稅人，可以開具增值稅專用發(fā)票，如果您需要開計(jì)算機(jī)設(shè)計(jì)綜合技能試驗(yàn)箱，計(jì)算機(jī)設(shè)計(jì)實(shí)驗(yàn)箱的發(fā)票，您需要提供開票資料。
3、你們的計(jì)算機(jī)設(shè)計(jì)綜合技能試驗(yàn)箱，計(jì)算機(jī)設(shè)計(jì)實(shí)驗(yàn)箱都是自己生產(chǎn)的嗎？都有什么產(chǎn)品資質(zhì)？
答：我們公司是專業(yè)生產(chǎn)教學(xué)設(shè)備的企業(yè)，完全自主生產(chǎn)，并通過了最新版ISO9001認(rèn)證，擁有多項(xiàng)專利與著作權(quán)。
本文來(lái)自網(wǎng)絡(luò)，不代表本站立場(chǎng)，圖片為參考圖片，轉(zhuǎn)載請(qǐng)注明出處：計(jì)算機(jī)設(shè)計(jì)綜合技能試驗(yàn)箱，計(jì)算機(jī)設(shè)計(jì)實(shí)驗(yàn)箱
